Дигитални системи у програмабилној логици Шифра: 317107 | 8 ЕСПБ
Опште информације
Ниво студија:
Година студија:
1
Семестар/Триместар:
2
Услов:
Основна знања из области дигиталне електронике.
Циљ:
Стицање основних знања о пројектовању дигиталних система, тестирању и имплементацији у програмабилним логичким колима високог степена интеграције.
Исход:
Оспособљеност за пројектовање, симулацију рада и имплементацију дигиталних система у програмабилним логичким колима FPGA типа применом софтверских развојних алата.
Садржај предмета
Теоријска настава:
- Платформе за развој и имплементацију дигиталних система у програмабилном логичком колу. Типичне структуре конфигурабилних логичких блокова у FPGA колима. Софтверски развојни алати.
- Опис компонената дигиталног система применом VHDL језика.
- VHDL опис генератора импулсно-ширински модулисаних сигнала.
- VHDL опис машине стања. Пројектовање система за управљање саобраћајем на бази Милијеве машине стања.
- VHDL опис стандардних интерфејса за пренос података.
- Структурни и хијерархијски опис дигиталних система применом VHDL језика.
- Основе Verilog језика. Модул као основни градивни блок. Декларација портова.
- Verilog опис комбинационe и секвенцијалнe логикe. Хијерархијски опис дизајна.
- Verilog опис модула за дигиталну обраду сигнала. Примери дизајна дигиталних филтара.
- Структурни опис дигиталног система применом Verilog језика. Компоненте, функције и процедуре.
- Оптимизација заузећа логичких ресурса. Реализација дизајна применом мегафункција.
- Пример имплементације једноставног 16-битног микропроцесорa у FPGA колу.
- IP Core софтверски модули за имплементацију сложених дигиталних система у FPGA колима.
- Примери пројектовање и имплементација дигиталних система у FPGA SoC (System on Chip).
- Закључна разматрања. Самовредновање и анализа предмета.
Практична настава:
- Практична настава прати програм предавања.
Литература
- V. Kovačević, Logičko projektovanje računarskih sistema I - пројектовање дигиталних система, FTN, Novi Sad, 2013.
- D. Prokin, D. Todović, Zbirka zadataka iz Programabilnih logičkih kola, Akademska izdanja, Beograd, 2007.
- J. Hamblen, T. Hall, M. Furman, Rapid prototyping of digital systems, Springer, 2006.
- P. P. Chu, RTL hardware design using VHDL, John Wiley & Sons, Inc., 2006.
- М. M. Mano, M. D. Ciletti, Digital design with an introduction to the Verilog HDL, Pearson, 2013.
Број часова активне наставе (недељно)
Предавања:
4
Вежбе:
3
Други облици наставе:
0
Оцена знања (максималан број поена 100)
Предиспитне обавезе
Поени
активности у току предавања
20
активности на лабораторијским вежбама
30
семинарски рад
20
колоквијум
0
Завршни испит
Поени
Писмени испит
30
Усмени испит
0