Програмабилна логичка кола Шифра: 111807 | 6 ЕСПБ
Опште информације
Ниво студија:
Година студија:
3
Семестар/Триместар:
6
Услов:
Основна знања из области дигиталне електронике.
Циљ:
Упознавање са архитектуром и могућностима примене сложених програмабилних логичких кола. Стицање практичних знања о начинима имплементације и тестирања система за дигиталну обраду сигнала у програмабилним логичким колима применом софтверског развојног окружења.
Исход:
Оспособљеност за самостално пројектовање и имплементацију система за дигиталну обраду сигнала у програмабилним логичким колима CPLD и FPGA типа применом софтверског развојног окружења. Оспособљеност за самостално тестирање имплементираног хардвера симулацијом и у реалном времену.
Садржај предмета
Теоријска настава:
- Појам програмабилне логике. Преглед типова програмабилних логичких кола (PLD).
- Имплементације дизајна у програмабилним логичким колима PLА, PAL и ROM типа.
- Програмабилна логичких кола CPLD и FPGA типа. Aрхитектура макроћелије и логичких блокова. Рутирање проводних веза, анализа кашњења и програмирање.
- Графички опис дизајна комбинационих мрежа. Хијерархијски принцип пројектовања хардвера.
- Примери сложених комбинационих мрежа. Употреба експандера за имплементацију брзог компаратора и сабирача.
- Синхрона логика са глобалним тактом. Синхрони флип-флопови са мултиплексерима. Имплементација регистара, програмабилних тајмера и бројача.
- Читање садржаја тајмера и бројача у току рада. Генератор импулсно-ширинске модулације.
- Примери синхроне улазно-излазне логике. Интерфејс за инкрементални енкодер. Имплементација дигиталног филатра са већинском логиком.
- Машина стања. Детектор бинарне секвенце. Бројач са произвољним модулом и секвенцом бројања. Опис машине стања у AHDL језику.
- Опис машине стања у AHDL језику. Анализа рада секвенцијалних мрежа. Реверзни инжењеринг.
- Опис дизајна применом VHDL програмског језика. Појам ентитета и архитектуре. Типови података.
- Конкурентне и секвенцијалне структуре у VHDL језику. Примeна за опис комбинационих и секвенцијалних мрежа.
- Компоненте, функције и процедуре у VHDL језику.
- Структурни и хијерархијски модел хардвера у VHDL језику.
- Примена мегафункција за реализацију хардверских интерфејса и сложених дигиталних система.
Практична настава:
- Практична настава прати програм теоријске наставе. Програм предмета усклађен са препорукaма IEEE/ACM Computing Curriculum: CE2004 Computer Engineering Body of Knowledge: CE-VLS 0-11.
Литература
- Д. Прокин, Д. Тодовић, Збирка задатака из Програмабилних логичких кола, ВИШЕР, 2007.
- Д. Прокин, Д. Тодовић, Програмабилна логичка кола, Приручник за лабораторијске вежбе, ВИШЕР, 2018.
- М. Прокин, Микропроцесорска електроника, Академска мисао, Београд, 2006.
- J. Hamblen, T. Hall, M. Furman Rapid prototyping of digital systems, Springer, 2006.
- Д. Прокин Електронске лекције и интерактивни задаци у Moodle okruženju
Број часова активне наставе (недељно)
Предавања:
3
Вежбе:
2
Други облици наставе:
0
Оцена знања (максималан број поена 100)
Предиспитне обавезе
Поени
активности у току предавања
5
активности на лабораторијским вежбама
20
семинарски рад
20
колоквијум
25
Завршни испит
Поени
Писмени испит
30
Усмени испит
0